ELECTRONIC CIRCUIT DEVICE MANUFACTURING METHOD

Publication number: JP9260310
Publication date: 1997-10-03

Inventor: MIYAUCHI TAKEOKI HONGO MIKIO MIZUKOSHI

KATSURO TAKADA ATSUKIMI IMATAKE MITSUKO :

MATSUMOTO TAKASHI; WAI SHINICHI

Applicant:

HITACHIETD

Classification:

international: B28D5/00; B23K26/00; H01L21/301; B28D5/00

B23K26/00; H01L21/02; (IPC1=7); H01L21/301;

B23K26/00 B28D5/00

- European:


Application number: JP19960065841-19960322.


Priority number(s): JP19960065841-19960322

Report a data error here

Abstract of JP9260310

PROBLEM TO BE SOLVED: To avoid forming burr at the terminal end of the process, by applying a residual stress to a scribe region on a wafer having a circuit pattern to avoid inducing the thermal stress concentration and scanning a laser beam along the scribe region for scribing the wafer. SOLUTION: Before scribing by the irradiation of a laser beam, the front face 1a or back face 1b of a wafer 1 having a circuit pattern is very faintly denatured by melting and rehardening or very faintly deformed by applying a force along preliminary residual stress lines 21 e.g. microgrooves at the end lines of the width of a scribe region 3 at high accuracy. Or preliminary residual stress lines 22 and 23 formed along one end line of the width of the region 3 on the front face 1a of the wafer 1 having a circuit pattern and along the other end line on the back face 1b of the wafer 1 at high accuracy, respectively. Or preliminary residual stress lines 21 and 24 are formed along the end lines of the width of the region 3 on the front and back faces 1a and 1b of the wafer 1 having a circuit pattern at high accuracy.





Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-260310

(43)公開日 平成9年(1997)10月3日


(51) Int.Cl. ⁶	餓別記号	FI	技術表示箇所
HO1L 21/301		H01L 21/78	. B
B 2 3 K 26/00		B 2 3 K 26/00	D
B 2 8 D 5/00		B 2 8 D 5/00	Z
		H01L 21/78	L
		審査 請求 未 請求	開求項の数7 OL (全 8 頁)
(21)出願番号	特願平8-65841	(71)出願人 00000510	8
			日立製作所
(22)出願日	平成8年(1996)3月22日	22日 東京都千代田区神田駿河台四丁目6番地	
		(72)発明者 宮内 建	與
		神奈川県	横浜市戸塚区吉田町292番地株式
		会社日立製作所生産技術研究所内	
		(72)発明者 本郷 幹	雄
		神奈川県	横浜市戸塚区吉田町292番地株式
		会社日立	製作所生產技術研究所内
		(72)発明者 水越 克	郎
		1 '	横浜市戸塚区吉田町292番地株式
		会社日立製作所生產技術研究所內	
		(74)代理人 弁理士	高橋 明夫 (外1名)
			最終頁に続く

(54) 【発明の名称】 電子回路装置の製造方法

(57)【要約】

【課題】本課題は、回路パターンが形成されたウエハの 割断線に沿ってレーザ光を照射して割断する際に、終端 においてはねが生じるのを防止するように割断して電子 回路装置を製造するようにした電子回路装置の製造方法 を提供することにある。

【解決手段】本発明は、終端においてはねが発生しないように回路パターンが形成されたウエハにおけるスクライブ領域に対して予め熱応力集中が誘起されるようにしておいてこのスクライブ領域に沿ってレーザ光を走査照射して割断して電子回路装置を製造することを特徴とする電子回路装置の製造方法である。



【特許請求の範囲】

【請求項1】終端においてはねが発生しないように回路 パターンが形成されたウエハにおけるスクライブ領域に 対して予め熱応力集中が誘起されるようにしておいてこ のスクライブ領域に沿ってレーザ光を走査照射して割断 して電子回路装置を製造することを特徴とする電子回路 装置の製造方法。

【請求項2】終端においてはねが発生しないように回路パターンが形成されたウエハにおけるスクライブ領域に対して熱応力集中が誘起されるようにしながらこのスクライブ領域に沿ってレーザ光を走査照射して割断して電子回路装置を製造することを特徴とする電子回路装置の製造方法。

【請求項4】割断される材料のレーザ光に対する反射率 を測定し、この測定された反射率に応じて実効レーザ入 力を制御して割断を行うことを特徴とする電子回路装置 の製造方法。

【請求項5】複数のチップで構成された電子回路装置に おいて、所望のチップをレーザ光の照射によって割断し て切り抜き、新たなチップと交換することを特徴とする 電子回路装置の製造方法。

【請求項6】複数のチップで構成された電子回路装置に おいて、所望のチップをレーザ光の照射によって割断し 30 て切り抜き、新たなチップと交換して実装することを特 徴とする電子回路装置の製造方法。

【 請求項 7 】 前記新たなチップの実装を、レーザ光照射による融着によって行うことを特徴とする請求項 6 記載の電子回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体デバイス等の電子回路装置を製造するために電子回路パターンを形成したシリコンウエハ等の基板を割断して半導体デバイ 40 ス等の電子回路装置を製造するための電子回路装置の製造方法に関する。

[0002]

【従来の技術】例えば、レーザによる割断技術は、局所的に加熱することによって生じる熱応力を利用して亀裂を進展させて切断するもので、無発顔で、ドロス・クラックがなく、かつ切り代がないという利点がある。従来のレーザによる割断方法としては、特開平4-37492号公報(第1の従来技術)、特開平4-1679856公報(第2の従来技術)、特開平6-39572号公 50

報(第3の従来技術)が知られている。この第1の従来技術には、半導体材料等の脆性材料にパルス発振のレーザ光を照射して熱応力によって微小亀裂を発生させ、この微小亀裂を運続発振のレーザ光を照射して所定方向に誘導して脆性材料を割断する方法が記載されている。また第2の従来技術には、割断予定線に沿って熱膨張係数、じん性、熱容量若しくはレーザビームの吸収係数のうち少なくとも一つの物性が異なる材質で層を形成し、その上をレーザ光で走査して割断する方法が記載されている。また第3の従来技術には、回転ミラーを用いてレーザ光を多数回走査させて割断する方法が記載されている。

[0003]

【発明が解決しようとする課題】上記何れの従来技術においても、割断の終端において熱応力が逃げてしまいことによって発生するはねを無くそうとすることについて考慮されていない。またダイザーによる切断においては、ウエハのスクライブ領域が無くなってしまうが、レーザ光照射による割断においては割断によって残ってしまうという課題を有していた。

【0004】本発明の目的は、回路パターンが形成されたウエハ等の割断線に沿ってレーザ光を照射して割断する際に、終端においてはねが生じるのを防止するように割断して電子回路装置を製造するようにした電子回路装置の製造方法を提供することにある。また本発明の他の目的は、回路パターンが形成されたウエハ等においてスクライブ領域を除去するように割断して電子回路装置を製造するようにした電子回路装置の製造方法を提供することにある。また本発明の他の目的は、所望のチップをレーザ光照射による割断によって取り除き、新たなチップと交換可能にして、全てのチップにおける電子回路が正常に動作する基板スケールの電子回路装置を製造することができるようにした電子回路装置の製造方法を提供することにある。

[0005]

【課題を解決するための手段】本発明は、回路パターンが形成されたウエハにおけるスクライブ領域に対して予め残留応力を付与するか、微小溝を形成するか、溶融再凝固さっせるか等の加工を施して熱応力集中が誘起されるようにしておいてる母子ようこのスクライブ領域に沿ってレーザ光を走査照射して終端においてはねが発生しないように割断して電子回路装置を製造することを特徴とする電子回路装置の製造方法である。また本発明は、回路パターンが形成されたウエハにおけるスクライブ領域に沿ってレーザ光を走査照射して終端においてはねが発生しないように削断して電子回路装置を製造することを特徴とする電子回路装置の製造方法である。また本発明は、回路パターンが形成されたウエハにおけるスクライブ領域の幅に沿って

平行な二つの線に対して予め残留応力を付与するか、微小溝を形成するか、溶融再凝固さっせるか等の加工を施して熱応力集中が誘起されるようにしておいてこのスクライブ領域に沿ってレーザ光を走査照射してスクライブ領域の幅の両端においてスクライブ領域を取り除けるように割断して電子回路装置を製造することを特徴とする電子回路装置の製造方法である。また本発明は、割断される材料のレーザ光に対する反射率を測定し、この測定された反射率に応じて実効レーザ入力(割断部へ照射入力される実効レーザ光)を制御して割断を行うことを特別される実効レーザ光)を制御して割断を行うことを特別とする電子回路装置の製造方法である。なお、この発明は、ウエハの割断に限るものではなく、セラミック基板の割断にも適用することが可能である。

【0006】また本発明は、複数のチップで構成された電子回路装置において、所望のチップをレーザ光の照射による割断して切り抜き、新たなチップと交換することを特徴とする電子回路装置の製造方法である。また本発明は、複数のチップで構成された電子回路装置において、所望のチップをレーザ光の照射によって割断して切り抜き、新たなチップと交換して実装することを特徴とする電子回路装置の製造方法である。また本発明は、前記電子回路装置の製造方法において、前記新たなチップの実装を、レーザ光照射による融着によって行うことを特徴とする。

[0007]

【発明の実施の形態】本発明に係る実施の形態につい て、図面を用いて説明する。まず、本発明に係る応力を 付与した状態でレーザ光を照射して終端においてはねが 発生しないように割断する方法について説明する。図1 (a)には、回路パターンが形成されたシリコンウエハ 30 を示す。1は回路パターンが形成されたシリコンウエハ である。2は各チップを示す。3はTEGパターン等が 形成された150μm程度の幅を有するスクライブ領域 を示す。ところで、ウエハの切断においては、ダイサー による切断と同様に、スクライブ領域を取り除くことが 必要である。またウエハの切断においては、ダイサーに よる切断と同様にスクライブ領域に沿って縦横十文字に 切断することが必要である。ところが例えば最初に縦方 向についてスクライブ領域にレーザ光を照射して局部的 に加熱することによって生じる熱応力を利用して亀裂を 進展させていって帯状に割断し、次に横方向については 既に縦方向については割断されている関係で、矢印5で 示す方向にレーザ光を走査した場合始端と終端が繰り返 されることになり、特に終端においては熱応力が逃げて しまう関係で図1(b)に示すようなはね4が生じるこ とになる。もし、このはね4が生じてしまうのであれ ば、ダイサー切断と同様なチップが得られなく、実用化 は不可能となる。

【0008】そこで、本発明は、レーザ光照射による割断の前に、図2(a)に示すように高精度にスクライブ 50

領域3の幅の両端線に予備残留応力線(熱応力集中が誘 起されるものであればよい。微小滯、溶融再凝固による 微小変質、力を加えた微小変形等) 21を回路パターン が形成されたウエハの表面 1 a または裏面 1 b に付与す るか、図2(b)に示すように髙精度にスクライブ領域 3の幅の一端線に予備残留応力線22を回路パターンが 形成されたウエハの表面laに、他端線に予備残留応力 線23をウエハの裏面1bに付与するか、図2(c)に 示すように高精度にスクライブ領域の幅の両端線に予備 残留応力線(熱応力集中が誘起されるものであればよ い。微小溝、溶融再凝固による微小変質、力を加えた微 小変形等) 21, 24を回路パターンが形成されたウエ ハの表面1aおよび裏面1bに付与する。図3は、本発 明に係るレーザ光照射による割断の原理を示す図であ る。即ち図3には、表面に回路パターンが形成されたシ リコンウエハ1の表面1aまたは裏面1bのスクライブ 領域3の両端を帯状に割断する状態を示す。表面に回路 パターンが形成されたシリコンウエハ1の表面1aまた は裏面1 bのスクライブ領域3の幅の両端線に予備応力 線21が付与されたところへYAGレーザまたはCO2 ガスレーザ31を集光レンズ32で0.5~3mm程度 に集光させて走査照射して局部的に加熱することによっ て生じる熱応力を利用して亀裂を進展させていって帯状 に割断する。 これによってスクライブ領域3の両端が予 備応力線21に沿って点線で示すように割断されて除去 することができる。

【0009】図4は、予備応力線を形成する機構を備え たレーザ光照射によるシリコンウエハ等の割断装置の概 略構成を示す。即ち、表面に回路パターンが形成された シリコンウエハ1の裏面は、少なくとも各チップ毎に真 空吸着するように構成された真空吸着テーブル41に吸 着される。42はYAGレーザまたはCO2ガスレーザ 31のレーザ光源である。レンズ43および44は、ビ ーム経拡大光学系である。45はハーフミラーである。 46は可変アパーチヤで構成されたレーザ光31を整形 する整形光学系である。47はミラーである。48は結 像レンズ、49はTVカメラである。レーザ光源42か ら出射されたレーザ光(パルスレーザ光であっても良 い。)は、ビーム径拡大光学系43、44によりビーム 径が拡大され、ハーフミラー45で反射されて整形光学 系46により所望の形状に整形され、集光レンズ32に より集光されてスクライブ領域3に走査照射される。T Vカメラ49は、スクライブ領域3に照射されたレーザ 光の反射光を、ハーフミラー45を通してミラー47で 反射して、結像レンズ48で結像させて検出して、割断 面(主としてスクライブ領域面)のレーザ反射率を測定 するものである。即ち、図7に示すように、ステップ9 1においてTVカメラ49はSiウエハの割断面のレー ザ反射率を測定し、ステップ92において制御装置62 はレーザ光源42の出力を調整(制御)したり、整形光

がら、X, Y, θ ステージ67の駆動系66を駆動制御して加圧端子ボール53の位置が図1(a)に示すスクライブ領域3の端線に沿って移動するようにX, Y, θ

ステージ67を走行させる。このことをスクライブ領域 全てに亘って、縦、横にX, Y, θステージ67を走行 させることによって、加圧端子ボール53の転がりによ ってシリコンウエハ1の表面のスクライブ領域の全てに

ってシリコンリエハ1の表面のスクライフ領域の全てに 亘って21で示される予備応力線(熱応力集中が誘起される線)が形成される。この予備応力線21を形成する

際、切り屑が発生しないようにすることが望まれるが、 もし僅かな微粒子状の切り屑が発生する場合には、上記 加圧端子ボール53の周囲を覆う吸引ノズル68を設け て微粒子状の切り屑を吸引排気することが必要となる。

【0012】次に制御装置62は、TVカメラ60で撮像されたスクライブ領域の光学画像信号に基づいてレーザ光31の中心(光軸)がスクライブ領域3の中心線に位置するように、真空吸着テーブル41を載置したX、Y、のステージ67の駆動系66を駆動制御して位置決めし、スクライブ領域に沿ってX、Y、のステージ67を走行させ、制御装置62はTVカメラ49で測定されるSiウエハの割断面のレーザ反射率に基づいてレーザ光源42の出力を調整(制御)したり、整形光学系46の整形量を駆動手段63により調整(制御)したり、ウ

うに制御しながらレーザ光(パルスレーザ光でも良い。)をスクライブ領域に照射することによる局部加熱によって予備応力線21に沿って亀裂を進展させて割断が行われる。これによって、無発塵で、スクライブ領域を取り除ける切断が可能となる。しかも割断の終端において図1(b)に示すはね4の発生も防止することができる。

エハ1に対する集光レンズ32の上下位置を駆動手段6

4により調整(制御)したりして、スクライブ領域に入

力されるレーザ照射パワーが実効最適割断入力となるよ

【0013】以上は加圧端子ボール53の転がりによっ て予備応力線を形成した場合について説明したが、図5 に示すように、加圧端子ボール53の軌跡と同様に予め スクライブ領域3の幅の両端の線に沿って溶融条件より 高く、蒸発条件より低いパワー密度のレーザ光を走査し ながら照射して溶融再凝固させてアモルファス化させて 予備応力線70を形成しても良い。70は溶融再凝固に よってアモルファス化された微小部分を示す。このよう に、シリコンウエハ1の表面1 a または褒面1 b のスク ライブ領域3の幅の両端線に予備応力線70が形成され たところへYAGレーザまたはCO2ガスレーザ31を 集光レンズ32で0.5~3mm程度に集光させて走査 照射して局部的に加熱することによって生じる熱応力の 集中がアモルファス化された局部から誘起されて亀裂が 進展していって帯状に割断する。これによってスクライ ブ領域3の両端が予備応力線70に沿って点線で示すよ

うに割断されて除去することができる。なお、割断にお

学系46の整形量を駆動手段63により調整(制御)し たり、ウエハ1に対する集光レンズ32の上下位置を駆 動手段64により調整(制御)したりして、スクライブ 領域に入力されるレーザ照射パワーが実効最適割断入力 となるように制御する。その後ステップ93においてレ ーザ照射による付与された予備応力線に沿って割断が行 われる。スクライブ領域3において表面にはSiN膜や S i Oz膜が存在し、無反射作用やミラー作用を有する ため、スクライブ領域からのレーザ光31による反射率 を測定して、スクライブ領域に入力されるレーザ照射パ 10 ワーが実効最適割断入力となるように制御する必要が有 る。このようにスクライブ領域に入力されるレーザ照射 パワーを実効的に最適割断入力とすることにより、予備 応力線に沿った割断を実行することができる。なお、上 記に説明したように割断される材料のレーザ光に対する 反射率を測定し、この測定した反射率に応じて割断に用 いるレーザ照射パワーを実効最適割断入力となるように 制御して割断する電子回路装置の製造方法は、ウエハの 割断はもとより、セラミック基板の割断にも適用するこ とができることは明らかである。

【0010】上記実施の形態では、制御装置63は、レ ーザ光源42の出力を調整(制御)するように構成した が、光透過率可変光学系をレーザ径拡大光学系43、4 4の中に設置してこの光透過率可変光学系を調整 (制 御) することによりレーザ照射パワー (密度と時間の積 によって示される。)を制御しても良い。50は予備応 力線を付与する機構であり、加圧装置51と、加圧装置 51に加圧され、先に加圧端子ボール53を付けた棒部 材52とによって構成される。54はスクライブ領域3 の幅の両端の位置を光学的に検出する光学顕微鏡であ り、光源55と、集光レンズ56と、ハーフミラー57 と、対物レンズ58と、結像レンズ59と、TVカメラ (リニアセンサでも良い。) 60とで構成される。これ ら予備応力線を付与する機構50および光学顕微鏡54 は、レーザ光照射光学系65に対してx, y軸方向に微 **調整できるように微動テーブル(図示せず)に設置して** も良い。

【0011】まず、表面に回路パターンが形成されたシリコンウエハ1の裏面1bを、少なくとも各チップ毎に 真空吸着するように構成された真空吸着テーブル41に 40 吸着させる。次に光学顕微鏡54は、シリコンウエハ1 の表面に形成されたスクライブ領域の光学像をTVカメラ60で撮像し、制御装置62はTVカメラ60で撮像されたスクライブ領域の光学画像信号に基づいて真空吸着テーブル41を載置したX,Y, のステージ67の駆動系66を駆動制御して、加圧端子ボール(例えばダイヤモンド微小ボール)53の位置が図1(a)に示すスクライブ領域の幅の端線に位置付ける。次に制御装置62は、加圧装置51に対する加圧駆動信号を送信して加圧装置51が加圧端子ボール53に対して加圧を加えな 50

7

けるレーザ光のパワー密度は、溶融条件より低いことは 明らかである。

【0014】またシリコンウエハ1上に回路パターンを 形成する際のエッチング工程において、図6 (a) に示 すように、エッチング溝(例えば溝幅が5~15μm程 度、深さが10~15μm程度) 71をスクライブ領域 の幅の両端(エッチング溝は特にスクライブ領域が十字 に交差する部分には付与する必要が有る。) に形成する ことによっても予め熱応力集中が誘起される応力線を付 与することができる。特にシリコンウエハに最も近い下 10 層配線または活性領域を形成する際にエッチング溝71 を形成するようにした方が精度良く割断することができ る。特に様々なテストパターンをリソ、エッチング、デ ポジッション、イオン打ち込み等で形成するTEG加工 深さよりも深いエッチング溝等による予備加工を施して おいた方が優れている。72はエッチング溝が表面に現 われた形状を示す。なお、図6(b)に示すように、シ リコンウエハ1の表面1a側と裏面1b側の両面に位置 ずれを生じることなく、エッチング溝72、73を形成 しても良い。この場合、表面側と裏面側とにおいて、位 20 置ずれを生じることなく、レジストと塗布して露光する ことが必要となる。

【0015】図8には、シリコンウエハ1に対して曲げ 応力を付与しながら、シリコンウエハ1を割断する方法 を示す。即ち、真空吸着チャック81をチップ配列に対 応させて配置し、それらの真空空着チャック81を非常 に変形しやすい薄板材82で繋げ、各真空吸着チャック 81を上下動させるピエゾ索子83をベース84上に配 置して真空吸着テーブル41を構成する。各真空吸着チ ャック81は真空源(図示せず)に接続された細管85 30 を接続している。そして各ピエゾ素子83の駆動によっ て真空空着チャック81に吸着させたシリコンウエハ1 に対して割断線84を中心に曲げ応力を付与し、その状 態で、レーザ光31を集光レンズ32で集光させること によって走査照射して局部的に加熱することによって熱 応力の集中を割断線84に誘起させて亀裂を起こして割 断する。図9には、シリコンウエハ1のスクライブ領域 3の幅の両端線の各々に対して表面側および裏面側から レーザ光31を集光レンズ32により集光して走査照射 して局部加熱することによって、スクライブ領域3の幅 40 の両端線を割断する場合を示す。即ち、シリコンウエハ 1のスクライブ領域3の幅の両端線の各々に対して表面 **側および裏面側からレーザ光31を集光レンズ32によ** り集光して走査照射して局部加熱することによって、ス クライブ領域3の幅の両端線を割断することができ、そ の結果各チップ2に切断し、スクライブ領域3を取り除 くことができる。

【0016】次に本発明に係る所望のチップをレーザ光 照射による割断によって取り除き、新たなチップと交換 可能にして、全てのチップにおける電子回路が正常に動 作する基板スケールの電子回路装置を製造する方法について図10を用いて説明する。即ち、予備応力線21の付与も部分的に可能であり、しかもレーザ光照射も部分的に可能であるため、基板スケールの電子回路装置100において、修正も不可能な不良のチップ101の周囲に予備応力線21を付与し、この予備応力線21に内周囲に予備応力線21を付与し、この予備応力線21に対立を集光レンズ32で集光させて走査抵射することによって予備応力線21に熱応力の集中を誘起して亀裂を発生させて割断によって取り除くことができる。なお、亀裂が不要な方向に進展させないためにをきる。なお、亀裂が不要な方向に進展させないためにを決ちる。なお、亀裂が不要な方向に進展させないためにで深い、次に図10(b)に示すように良品のチップ102と交換して添え板103で基板100と接合し、ワイヤボンデング等により電気的な接続をとることによって全てのチップが良品からな

【0017】また図10(c)に示すように良品のチップ102と交換してレーザ光照射による融着104によって接合し、ワイヤボンデング等により電気的な接続をとることによって全てのチップが良品からなる基板スケールの電子回路装置を得ることができる。なお、不良チップの切りだしは、良品のチップを組み込むために良品のチップの大きさよりも僅か大きくする必要がある。

る基板スケールの電子回路装置を得ることができる。

[0018]

【発明の効果】本発明によれば、回路パターンが形成されたウエハ等の割断線に沿ってレーザ光を照射して割断する際に、終端においてはねが生じるのを防止するように割断して電子回路装置を製造することができる効果を奏する。また本発明によれば、回路パターンが形成されたウエハ等においてスクライブ領域を除去するように割断して電子回路装置を製造することができる効果を奏する。また本発明によれば、所望のチップをレーザ光照射による割断によって取り除き、新たなチップと交換可能にして、全てのチップにおける電子回路が正常に動作する基板スケールの電子回路装置を製造することができる効果を奏する。

【図面の簡単な説明】

【図1】本発明に係る回路パターンが形成されたシリコンウエハを示すと共にレーザ光照射による割断において終端において発生するはねを示す図である。

【図2】本発明に係るレーザ光照射による削断の前に予備応力線をシリコンウエハの表面または裏面に付与しておくことを説明するための図である。

【図3】本発明に係るレーザ光照射による割断の原理を 示す図である。

【図4】本発明に係る予備応力線を形成する機構を備えたレーザ光照射によるシリコンウエハ等の割断装置の概略構成を示す図である。

【図5】本発明に係る予備応力線をレーザ光照射による 溶融再凝固によって付与する場合を説明するための図で ある。

【図6】本発明に係る予備応力線をエッチング工程でエッチング溝を形成することによって付与する場合を説明するための図である。

【図7】本発明に係るレーザ光照射による割断の際、レーザ照射パワー制御(調整)について説明するための図である。

【図8】本発明に係る予備応力線をウエハに対して曲げ力を印加して付与する場合を説明するための図である。

【図9】本発明に係るレーザ光照射による割断をウエハ 10 の両面から行う場合を示した図である。

【図10】本発明に係る所望のチップをレーザ光照射による割断によって取り除き、新たなチップと交換可能にして、全てのチップにおける電子回路が正常に動作する基板スケールの電子回路装置を製造する方法について説明するための図である。

【符号の説明】

1…シリコンウエハ、1 a…表面、1 b…裏面、2…チップ

3…スクライブ領域、4…はね、21、22、23、2 4…予備応力線

31…レーザ光、32…集光レンズ、41…真空吸着テーブル

42…レーザ光源、43、44…ビーム径拡大光学系、

45…ハーフミラー

46…整形光学系、47…ミラー、48…結像レンズ、

49…TVカメラ


50…予備応力線を付与する機構、51…加圧装置、5 2…棒部材


53…加圧端子ボール、54…光学顕微鏡、60…TV カメラ


62…制御装置、65…レーザ光照射光学系、67… X, Y, θテーブル

70…予備応力線(溶融再凝固)、71…エッチング溝 100…基板スケールの電子回路装置、101…不良の チップ


102…良品のチップ







[図10]



フロントページの続き

(72)発明者 高田 敦仁

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

(72)発明者 今武 美津子

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

(72)発明者 松本 隆

神奈川県秦野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内

(72)発明者 和井 伸一

神奈川県察野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内